先進封裝的前景是實現異構芯片集成，但是要實現這一目標還有很長的路要走。

封裝正成為半導體產業鏈中最關鍵的一環，但卻難以實現技術和成本的兩全其美。

封裝的最初功能僅僅是為了保護內部芯片不受環境因素影響，也僅有封裝能做到這一點。但是在先進封裝節點，隨著使用不同工藝制程構建的異構集成元件，封裝正發揮著更廣泛也更具戰略性的作用。如今許多新型封裝技術以應用為導向，也是系統架構中不可或缺的組成部分。它們能夠幫助傳導熱量、提高性能、降低功耗，甚至可以保護信號完整性。

據麥姆斯咨詢介紹，先進封裝技術，區別于傳統塑料或陶瓷封裝，是為了提高先進節點芯片的可靠性而開發。多數情況下，它也是克服諸如熱、靜電等物理效應受限的替代方法。對于多芯片封裝來說尤其如此，其中尤以三維（3D）封裝最為典型，它允許處理器使用高速連接來訪問位于它們上方或側面的存儲器。這種方法可能比通過7nm的細導線從大尺寸芯片的一端向另一端發送信號要快得多，但這種情況下，將會出現電阻過大從而引起熱量增加而聚集的問題。此外，該技術還允許芯片架構師將存儲器封裝分散于整個封裝過程中，以避免資源爭用，而資源爭用則會為集中式存儲器的設計帶來布線問題。

但是，與SoC（System on Chip，片上系統）復雜的開發流程一樣，封裝技術也開始變得越來越復雜。雖然在過去幾年里，先進封裝技術在服務器芯片市場和移動電話領域一直不斷發展，但目前看來還沒有足夠的共性能占據主流市場。其中包括以下幾個主要原因：

（1）大多數采用先進封裝技術的公司都在嘗試突破性能限制，但隨著摩爾定律演進，功耗/性能優勢下降，在此過程中他們遇到了很多困難。對這些公司而言，成本不是問題，性能和尺寸才是。

（2）幾乎早期的所有封裝都是定制化設計的，使用非標準的封裝方式。這需要芯片制造商、代工廠和/或封測廠商之間的密切合作。雖然該方法被證明是有效的，特別是對于移動電話和網絡芯片等應用領域，但這些封裝技術是使用非常特殊的元件為特定應用而開發的。

（3）大多數主流芯片制造商，也就是指那些不處于前沿節點的制造商們，在已有的節點制程上的功耗/性能提升空間仍十分充足，而絕大多數芯片都是在這些節點上開發的。這得益于代工廠一直積極地為這些節點增加選項，目前它們的成本仍遠低于10/7nm甚至16/14nm節點工藝。但是隨著更多標準化封裝的出現，這種情況將會發生改變，因為芯片公司能夠混合和匹配不同的元件。

關于哪項工藝在哪個領域能夠有效發展的共識開始顯露。在過去的幾年里，隨著封裝廠和代工廠使用不同的方法將芯片組裝在一起，封裝技術幾乎一直處于不斷變化的狀態。即使在相同類型的封裝方法中，例如扇出型封裝，也有芯片先裝和芯片后裝等不同的方法。同時，也可以在扇出時添加銅柱，就如在準三維集成電路（quasi-3D-IC）配置中，在邏輯器件上添加內存堆棧。

在2.5D封裝中，硅內插器（silicon interposer）和有機內插器（organic interposer）利用重新布線層（redistribution layer，RDL）中的互連橋或者英特爾的嵌入式多芯片互連橋接（Embedded Multi-Die Interconnect Bridge，EMIB），通過各類元器件達到異構芯片之間的超快速封裝內互連。詳見《英特爾嵌入式多芯片互連橋接（EMIB）》。

“封裝技術現在是系統運行的主要部分。”ANSYS首席技術專家Joao Geada說道，“我們現在已經逼近經濟成本上的極限，摩爾定律已趨近失效。當需要建立大型系統時，不是把所有的資源都投入到某個單一工藝，現在的問題是選擇哪一個工藝最經濟實惠是我們需要考慮的。通常，在現代系統設計中，關于該問題有多個答案。例如你可以通過將事物定位到適當的過程從而進行優化，但這也意味著你仍然希望保持與之前相同的近似足跡。所有這些都必須集成到單獨的封裝中。這就是為何會有層出不窮的新挑戰，因為許多這種假設是可以在不考慮環境因素的情況下，單獨預測設計的行為而建立起來的，很有可能無法實現。”

實際上，分而治之的設計方法能夠將同一芯片上的模塊轉移到封裝中的芯片。雖然封裝可以減一些物理效應，例如大尺寸芯片的片內差異，但同時也帶來了一系列挑戰。

封裝技術層出不窮，哪一種最適合？

市場的強大需求也導致了人們對最佳封裝選擇的探索，系統公司、高校、設備制造商、代工廠和封裝公司在該領域的研究做出了巨大的貢獻。

“我們可以看到如今更先進的系統級封裝（SiP）、扇出型封裝和2.5D晶圓封裝的引入。”Veeco全球光刻應用副總裁Warren Flack表示，“它們是傳統倒裝芯片市場的佼佼者，并將繼續呈現增長態勢。”

向更先進的封裝的轉變帶來了幾項挑戰。例如，高密度的扇出型封裝需要更小的間距和更精細的重新布線層（RDL），在封裝過程中提到電連接的作用。最新的高密度扇出型封裝技術正在突破1μm線寬/間距（line/space）限制。擁有這些關鍵尺寸（critical dimension，CD），扇出技術將提供更好的性能及更優的成本。

“具有較小CD的重新布線層能夠減少扇出型封裝中的重新布線層數。”Flack說道，“這又能降低總封裝成本，提高良率。目前，1μm RDL的需求量很低，但我們預計未來幾年將大幅增長。”

在封裝中使用更精細的RDL CD帶來了一些挑戰，即光刻技術——一種在芯片和封裝結構上形成細微特征圖案的方法。

“縮小特征圖案需要用較短波長（i線或汞燈）進行曝光，并需要較大的透鏡數值孔徑（Numerical Aperture，NA）。”Flack說道，“這些先進扇出型封裝未來面臨的主要光刻挑戰是以高縱橫比對亞微米RDL成像，最大限度地減少因芯片偏移、極端翹曲的襯底處理以及支持非常大的2.5D晶圓級封裝尺寸而產生的重合誤差。良率和生產率要求都促進了采用先進扇出型封裝技術的成本上升。只有非常高的ASP（平均銷售價格）設備才能負擔得起這種先進的封裝技術。”

預計這種情況短期內將會持續下去，但研發人員也正在努力為扇出型封裝和扇出型芯片組封裝技術提供同樣的優勢，因為現在使用硅中介層的2.5D封裝技術更昂貴。例如，ASE報道稱其推出了一種名為“Fan Out Chip on Substrate”（FOCoS）的技術，可以支持高帶寬存儲器（High Bandwidth Memory，HBM2）。過去，只有2.5D封裝才能采用HBM，它也是堆疊式DRAM（動態隨機存取存儲器）的封裝技術之一。ASE（日月光）同時還向大家展示了用于異構和同構服務器應用以及人工智能芯片和裸片的技術。

“對于這些市場來說，FOCoS技術將是中介層解決方案的一種替代方案。”ASE工程部高級總監John Hunt說道，“它可提供的解決方案成本較低，實際上比硅中介層結構具有更好的電氣和熱性能。”

FOCoS封裝技術通過在典型球柵陣列基板上使用扇出復合芯片來實現，該基板與標準BGA（Ball Grid Arraye，球柵陣列封裝）和基于2.5D內插器的封裝中所使用的基板類型基本一致。

圖1：FOCoS封裝技術

扇出型封裝技術在移動市場也持續發酵。蘋果是首家將該技術合法化的大公司，iPhone 7上就首次使用了臺積電的集成扇出型（integrated fan-out，InFO）封裝技術。據業內人士稱，蘋果目前正致力于在扇出型封裝的基礎研發銅柱技術，以提高性能。

移動設備市場仍然是低密度和高密度扇出型封裝的主要增長驅動力。但該封裝技術也符合1級和2級車規認證要求，所以預計汽車行業也將有所增長。

此外，還有許多關于整個行業都在開發3D-IC技術的報道。與扇出型封裝不同，在3D-IC技術中，存儲器堆疊在邏輯器件上，通過硅通孔（TSV）連接到硅中介層。

硅通孔也被用于硅內插器中，它們正致力于在硅光子領域找到一席之地，可作為光信號的波導。雖然硅通孔尚未實現市場對其的早期預測，但這類互連市場也正逐步增長。

“隨著邏輯器件和存儲器客戶推動采用這些技術以減小尺寸和改善性能，預計先進封裝市場的增長速度將會加快。”科林研發（Lam Research）的常務董事Manish Ranjan表示，“先進封裝市場增長的初始階段是由銅柱和晶圓級封裝解決方案推動的。客戶現在采用高密度扇出、硅內插器和3D封裝解決方案來提供不同的系統級性能。集成電路系統集成服務商（IDM）和系統級公司對新型封裝解決方案日益增長的需求，證實了先進封裝的戰略意義。”

材料替代哪家強？

更多的封裝技術研發即將到來，盡管并非所有的封裝都能貼上先進封裝的標簽。例如，需要考慮印刷及柔性電子技術的發展。在這些情況下，封裝可以采用柔性基板或使用3D打印機創建的材料。這些工藝大部分都采用添加劑，而不是在硅上刻蝕。

“你可以采用金屬聚合物印刷，形成可融合的復合材料。”Brewer Science公司設備工程主任兼榮譽退休教授Ryan Giedd說道，“這樣效率更高，問題也更少。”

重量一直是限制電動汽車發展的主要問題之一，因為重量越輕，每次充電后續航里程就更遠，并且可以像膠帶一樣粘在柔性襯底上，比將多個芯片集成的多層印刷電路板輕得多。但是這項技術也剛剛起步。目前還沒有好的物理模型來準確證明這些芯片在各種情況下的表現。

“這不同于硅基電子產品。”Giedd說，“該技術會產生不同的影響，每種影響都需要不同的模型。也許今天你就不能使用現成的軟件了。”

圖2：柔性印刷電路板

Chiplet模式問世

小芯片（Chiplet）概念在封裝領域興起，其基本思想是為各類元件創建即插即用的方式。Chiplet模式是為了標準化流程，以降低成本，使芯片制造商能夠更快地構建系統。

第一家采用該模式的公司是美滿電子科技（Marvell）公司，該公司開發了Modular Chip （MoChi?）架構，允許客戶從功能菜單中進行選擇。該公司的網絡首席技術官Yaniv Kopelman說：“我們評估了眾多技術選項，發現最好的方法是在多芯片組件（MCM）封裝中采用標準有機襯底。該方法有以下幾個優點：首先，所有的封測廠商都知道怎么操作。其次，芯片的數量或放置方式也沒有限制。最吸引人的優勢還屬它的成本效益。該方法的唯一負面影響是帶寬有限，但在大尺寸器件上沒有那么重要。”

這一領域仍有許多其它研究正在進行。例如，美國國防高級研究計劃局（DARPA）的芯片項目（CHIPS）計劃旨在簡化各種政府和商業應用中復雜芯片的開發。此外，Marvell和Kandou Bus又是USR（Ultra Short Reach，超短距離連接）聯盟的成員，該聯盟正在開發一種將各種小芯片連接在一起的標準方法。除此之外，去年秋天該聯盟還創建了第三小組，命名為開放域特定體系結構小組（Open Domain-Specific Architecture Workgroup）。該組成員包括格羅方德（GlobalFoundries）、Netronome、Achronix、Kandou Bus、恩智浦（NXP）、Sarcina和SiFive等。

“我們正在進行開發概念驗證。”Netronome產品副總裁Ron Renwick說道，“目前Netronome正致力于研究連接RISC處理器和現場可編程門陣列（FPGA）。我們還在開發如何實現這一目標的技術規范，以及從知識產權角度來看如何實現這一目標的商業模式。該研究可以在6月底完成，之后我們將于9月份在阿姆斯特丹舉辦的開放計算項目峰會（Open Compute Project Summit）上展示這一概念。”

結論

封裝技術變得越來越重要和復雜，但同時在各種有助于降低成本的方法上，該領域也顯示出逐漸穩定下來的跡象。各方勢力都在共同努力來實現這一目標，但這也不是唯一的前進道路。

更多的討論和活動也圍繞著結合歷史上尚未解決的技術展開，例如利用非先進制程節點模擬器件和存儲器的封裝方式來完成5nm或3nm邏輯芯片封裝。隨著摩爾定律的演進，開發周期變長，開發成本也變高，這些節點的制程工藝開始受到限制。這將標志著方向的巨大轉變，其影響將非常顯著。